[ED: Softcover], [PU: Éditions universitaires européennes], L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des perform… Mehr…
[ED: Softcover], [PU: Éditions universitaires européennes], L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des performances et des fonctionnalités par puce. L'objectif de ce travail est de concevoir une machine d'états en technologie CMOS 0.35 µm on exploitant un style de circuit logiques synchronisé C2MOS. Donc le noyau du circuit est le latch C2MOS qui construire un registre dynamique ingénieux, basé sur le concept maître esclave. La logique C2MOS combine la conception de logique statique avec la synchronisation réalisée en employant des signaux d'horloge; cette logique utilisé pour diminuer la complexité, augmenter la vitesse, et une dissipation inférieure de puissance. L'idée fondamentale derrière la logique dynamique est d'utiliser l'entrée capacitive du transistor MOSFET pour stocker une charge et pour se rappeler ainsi un niveau logique pour l'usage plus tard. La forte partie des potentialités dans le cadre de ce travail est l'utilisation plateforme CAO Cadence Virtuoso pour concevoir un circuit de machine d'états et leur full custom layout basant sur flot de conception.
2011. 104 S.
Versandfertig in 6-10 Tagen, DE, [SC: 0.00], Neuware, gewerbliches Angebot, Offene Rechnung (Vorkasse vorbehalten)<
booklooker.de
buecher.de GmbH & Co. KG Versandkosten:Versandkostenfrei, Versand nach Deutschland. (EUR 0.00) Details...
(*) Derzeit vergriffen bedeutet, dass dieser Titel momentan auf keiner der angeschlossenen Plattform verfügbar ist.
[ED: Softcover], [PU: Éditions universitaires européennes], L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des perform… Mehr…
[ED: Softcover], [PU: Éditions universitaires européennes], L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des performances et des fonctionnalités par puce. L'objectif de ce travail est de concevoir une machine d'états en technologie CMOS 0.35 m on exploitant un style de circuit logiques synchronisé C2MOS. Donc le noyau du circuit est le latch C2MOS qui construire un registre dynamique ingénieux, basé sur le concept maître esclave. La logique C2MOS combine la conception de logique statique avec la synchronisation réalisée en employant des signaux d'horloge cette logique utilisé pour diminuer la complexité, augmenter la vitesse, et une dissipation inférieure de puissance. L'idée fondamentale derrière la logique dynamique est d'utiliser l'entrée capacitive du transistor MOSFET pour stocker une charge et pour se rappeler ainsi un niveau logique pour l'usage plus tard. La forte partie des potentialités dans le cadre de ce travail est l'utilisation plateforme CAO Cadence Virtuoso pour concevoir un circuit de machine d'états et leur full custom layout basant sur flot de conception.
2011. 104 S.
Versandfertig in 6-10 Tagen, DE, [SC: 0.00], Neuware, gewerbliches Angebot, Offene Rechnung (Vorkasse vorbehalten)<
booklooker.de
buecher.de GmbH & Co. KG Versandkosten:Geen verzendingskosten. (EUR 0.00) Details...
(*) Derzeit vergriffen bedeutet, dass dieser Titel momentan auf keiner der angeschlossenen Plattform verfügbar ist.
[ED: Softcover], [PU: Éditions universitaires européennes], L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des perform… Mehr…
[ED: Softcover], [PU: Éditions universitaires européennes], L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des performances et des fonctionnalités par puce. L'objectif de ce travail est de concevoir une machine d'états en technologie CMOS 0.35 µm on exploitant un style de circuit logiques synchronisé C2MOS. Donc le noyau du circuit est le latch C2MOS qui construire un registre dynamique ingénieux, basé sur le concept maître esclave. La logique C2MOS combine la conception de logique statique avec la synchronisation réalisée en employant des signaux d'horloge; cette logique utilisé pour diminuer la complexité, augmenter la vitesse, et une dissipation inférieure de puissance. L'idée fondamentale derrière la logique dynamique est d'utiliser l'entrée capacitive du transistor MOSFET pour stocker une charge et pour se rappeler ainsi un niveau logique pour l'usage plus tard. La forte partie des potentialités dans le cadre de ce travail est l'utilisation plateforme CAO Cadence Virtuoso pour concevoir un circuit de machine d'états et leur full custom layout basant sur flot de conception.
2011. 104 S.
Versandfertig in 6-10 Tagen, DE, [SC: 0.00], Neuware, gewerbliches Angebot, Offene Rechnung (Vorkasse vorbehalten)<
Versandkosten:Versandkostenfrei, Versand nach Deutschland. (EUR 0.00) buecher.de GmbH & Co. KG
[ED: Softcover], [PU: Éditions universitaires européennes], L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des perform… Mehr…
[ED: Softcover], [PU: Éditions universitaires européennes], L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des performances et des fonctionnalités par puce. L'objectif de ce travail est de concevoir une machine d'états en technologie CMOS 0.35 m on exploitant un style de circuit logiques synchronisé C2MOS. Donc le noyau du circuit est le latch C2MOS qui construire un registre dynamique ingénieux, basé sur le concept maître esclave. La logique C2MOS combine la conception de logique statique avec la synchronisation réalisée en employant des signaux d'horloge cette logique utilisé pour diminuer la complexité, augmenter la vitesse, et une dissipation inférieure de puissance. L'idée fondamentale derrière la logique dynamique est d'utiliser l'entrée capacitive du transistor MOSFET pour stocker une charge et pour se rappeler ainsi un niveau logique pour l'usage plus tard. La forte partie des potentialités dans le cadre de ce travail est l'utilisation plateforme CAO Cadence Virtuoso pour concevoir un circuit de machine d'états et leur full custom layout basant sur flot de conception.
2011. 104 S.
Versandfertig in 6-10 Tagen, DE, [SC: 0.00], Neuware, gewerbliches Angebot, Offene Rechnung (Vorkasse vorbehalten)<
Versandkosten:Geen verzendingskosten. (EUR 0.00) buecher.de GmbH & Co. KG
1Da einige Plattformen keine Versandkonditionen übermitteln und diese vom Lieferland, dem Einkaufspreis, dem Gewicht und der Größe des Artikels, einer möglichen Mitgliedschaft der Plattform, einer direkten Lieferung durch die Plattform oder über einen Drittanbieter (Marketplace), etc. abhängig sein können, ist es möglich, dass die von eurobuch angegebenen Versandkosten nicht mit denen der anbietenden Plattform übereinstimmen.
L'évolution des technologies des semi-conducteurs vers des géométries de plus en plus fines permet un accroissement des performances et des fonctionnalités par puce. L'objectif de ce travail est de concevoir une machine d'états en technologie CMOS 0.35 µm on exploitant un style de circuit logiques synchronisé C2MOS. Donc le noyau du circuit est le latch C2MOS qui construire un registre dynamique ingénieux, basé sur le concept maître esclave. La logique C2MOS combine la conception de logique statique avec la synchronisation réalisée en employant des signaux d'horloge; cette logique utilisé pour diminuer la complexité, augmenter la vitesse, et une dissipation inférieure de puissance. L'idée fondamentale derrière la logique dynamique est d'utiliser l'entrée capacitive du transistor MOSFET pour stocker une charge et pour se rappeler ainsi un niveau logique pour l'usage plus tard. La forte partie des potentialités dans le cadre de ce travail est l'utilisation plateforme CAO Cadence Virtuoso pour concevoir un circuit de machine d'états et leur full custom layout basant sur flot de conception.
Detailangaben zum Buch - Conception d'une machine d'états
Buch in der Datenbank seit 2007-10-25T10:23:16+02:00 (Vienna) Detailseite zuletzt geändert am 2023-11-24T17:56:55+01:00 (Vienna) ISBN/EAN: 6131557977
ISBN - alternative Schreibweisen: 613-1-55797-7, 978-613-1-55797-2 Alternative Schreibweisen und verwandte Suchbegriffe: Autor des Buches: samir khali Titel des Buches: cmos technologie