2005, ISBN: 9783638376846

Studienarbeit aus dem Jahr 2004 im Fachbereich Informatik - Allgemeines, Note: 1,3, Westfälische Wilhelms-Universität Münster (Informatik), Veranstaltung: Algorithmen für Speicherhierarch… Mehr…

Studienarbeit aus dem Jahr 2004 im Fachbereich Informatik - Allgemeines, Note: 1,3, Westfälische Wilhelms-Universität Münster (Informatik), Veranstaltung: Algorithmen für Speicherhierarchien, 10 Quellen im Literaturverzeichnis, Sprache: Deutsch, Abstract: Die meisten Algorithmen werden auf dem RAM -Modell analysiert, das unter anderem davon ausgeht, dass der Zugriff auf den Hauptspeicher genauso schnell wie die arithmetische Operation von zwei Wörtern ist, die sich in den CPU -Registern befinden. In den letzten 20 Jahren ist die Geschwindigkeit von CPUs jedoch rapide angestiegen, wobei die Hauptspeichergeschwindigkeit nur langsam zugenommen hat. Der Grund dafür besteht darin, dass die treibende Kraft bei der Entwicklung von neuen Prozessoren die Geschwindigkeit und bei der Entwicklung von Speicherchips die Speicherkapazität ist. Somit wird die vereinfachende Annahme des RAM-Modells heutzutage stark verletzt. Um die Diskrepanz zwischen CPU- und Hauptspeichergeschwindigkeit zu reduzieren, werden Hardware Caches eingesetzt, die jeweils einen Teil der Hauptspeicherdaten vorhalten und diese schnell zur Verfügung stellen. Bei der Entwicklung von effizienten Algorithmen müssen diese Caches berücksichtigt und optimal genutzt werden. Eine weitere hardwaretechnische Gegebenheit, die für effiziente Algorithmen berücksichtigt werden muss, stellt der Translation Lookaside Buffer (TLB) dar, der in fast allen modernen Computersystemen zu finden ist. Dieser TLB erhöht die Geschwindigkeit von Systemen mit virtuellem Speicher, der dazu benutzt wird um Programme ausführen zu können, deren Speicherbedarf den vorhandenen physischen Hauptspeicherplatz übersteigt. Zunächst wird in Kapitel 2 auf den Virtuellen Speicher mit TLB und auf die Hardware Caches eingegangen. Aufbauend auf diesen hardwaretechnischen Gegebenheiten wird in Kapitel 3.1 der Radix-Sort Algorithmus vorgestellt, der dann in Kapitel 3.2 für verschiedenen Modelle optimiert wird: das RAM-Modell, das Cache Memory Model (CMM), das Caches berücksichtigt, und das Internal Memory Model (IMM), das zusätzlich den TLB berücksichtigt. In Kapitel 3.3 wird dann eine modifizierte Variante des Algorithmus - PLSB Radix-Sort - vorgestellt. Abschließend werden in Kapitel 4 die verschiedenen Optimierungen und Varianten von Radix-Sort miteinander verglichen. eBook Andreas Toeche-Mittler PDF, GRIN, 11.05.2005, GRIN, 2005<

2005, ISBN: 9783638376846

Studienarbeit aus dem Jahr 2004 im Fachbereich Informatik - Allgemeines, Note: 1,3, Westfälische Wilhelms-Universität Münster (Informatik), Veranstaltung: Algorithmen für Speicherhierarch… Mehr…

Studienarbeit aus dem Jahr 2004 im Fachbereich Informatik - Allgemeines, Note: 1,3, Westfälische Wilhelms-Universität Münster (Informatik), Veranstaltung: Algorithmen für Speicherhierarchien, 10 Quellen im Literaturverzeichnis, Sprache: Deutsch, Abstract: Die meisten Algorithmen werden auf dem RAM -Modell analysiert, das unter anderem davon ausgeht, dass der Zugriff auf den Hauptspeicher genauso schnell wie die arithmetische Operation von zwei Wörtern ist, die sich in den CPU -Registern befinden. In den letzten 20 Jahren ist die Geschwindigkeit von CPUs jedoch rapide angestiegen, wobei die Hauptspeichergeschwindigkeit nur langsam zugenommen hat. Der Grund dafür besteht darin, dass die treibende Kraft bei der Entwicklung von neuen Prozessoren die Geschwindigkeit und bei der Entwicklung von Speicherchips die Speicherkapazität ist. Somit wird die vereinfachende Annahme des RAM-Modells heutzutage stark verletzt. Um die Diskrepanz zwischen CPU- und Hauptspeichergeschwindigkeit zu reduzieren, werden Hardware Caches eingesetzt, die jeweils einen Teil der Hauptspeicherdaten vorhalten und diese schnell zur Verfügung stellen. Bei der Entwicklung von effizienten Algorithmen müssen diese Caches berücksichtigt und optimal genutzt werden. Eine weitere hardwaretechnische Gegebenheit, die für effiziente Algorithmen berücksichtigt werden muss, stellt der Translation Lookaside Buffer (TLB) dar, der in fast allen modernen Computersystemen zu finden ist. Dieser TLB erhöht die Geschwindigkeit von Systemen mit virtuellem Speicher, der dazu benutzt wird um Programme ausführen zu können, deren Speicherbedarf den vorhandenen physischen Hauptspeicherplatz übersteigt. Zunächst wird in Kapitel 2 auf den Virtuellen Speicher mit TLB und auf die Hardware Caches eingegangen. Aufbauend auf diesen hardwaretechnischen Gegebenheiten wird in Kapitel 3.1 der Radix-Sort Algorithmus vorgestellt, der dann in Kapitel 3.2 für verschiedenen Modelle optimiert wird: das RAM-Modell, das Cache Memory Model (CMM), das Caches berücksichtigt, und das Internal Memory Model (IMM), das zusätzlich den TLB berücksichtigt. In Kapitel 3.3 wird dann eine modifizierte Variante des Algorithmus - PLSB Radix-Sort - vorgestellt. Abschliessend werden in Kapitel 4 die verschiedenen Optimierungen und Varianten von Radix-Sort miteinander verglichen. eBook Andreas Toeche-Mittler 11.05.2005, GRIN, GRIN<

ISBN: 9783638376846

Algorithmen für Hardware Caches und TLB ab 3.99 € als pdf eBook: . Aus dem Bereich: eBooks, Sachthemen & Ratgeber, Computer & Internet, Medien > Bücher, Algorithmen für Hardware Caches un… Mehr…

Algorithmen für Hardware Caches und TLB ab 3.99 € als pdf eBook: . Aus dem Bereich: eBooks, Sachthemen & Ratgeber, Computer & Internet, Medien > Bücher, Algorithmen für Hardware Caches und TLB - eBook als pdf von Andreas Toeche-Mittler - GRIN Verlag - 9783638376846<

2005, ISBN: 9783638376846

eBooks, eBook Download (PDF), Auflage, [PU: GRIN Verlag], [ED: 1], GRIN Verlag, 2005

2005, ISBN: 9783638376846

eBooks, eBook Download (PDF), 1. Auflage, [PU: GRIN Verlag], GRIN Verlag, 2005